МОСКОВСКИЙ ГОСУДАРСТВЕННЫЙ ИНСТИТУТ

РАДИОТЕХНИКИ. ЭЛЕКТРОНИКИ И АВТОМАТИКИ

(ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ)

Факультет ВАВТ

Кафедра ВТ

Курсовой проект

ПО КУРСУ:

Организация эвм, комплексов и систем.

ВАРИАНТ №12

СТУДЕНТ: Смирнов Глеб Олегович

ГРУППА: ВТ-2-99

ШИФР: С-991123

РУКОВОДИТЕЛЬ

ПРОЕКТА: Бражникова Е.В.

Москва 2004

Содержание

1. Исходные данные 3

2. Техническое задание 4

3. Алгоритм работы процессора 7

   1. Выбор и обоснование 7

   2. Техническое описание 7

4. Разработка структурной электрической схемы центральной части процессора

   1. Выбор и обоснование 12

   2. Техническое описание 12

5. Разработка функциональной электрической схемы процессора

   1. Выбор и обоснование 16

   2. Техническое описание 16

      1. Операционная часть автомата 16

      2. Управляющая часть автомата 18

6. Список литературы 25

7. Приложения

   1. Процессор. Схема алгоритма функциональная

   2. Процессор. Схема алгоритма функциональная - закодированная

   3. Центральная часть процессора. Схема электрическая функциональная

   4. Операционный автомат. Схема электрическая функциональная

   5. Управляющий автомат. Схема электрическая функциональная

1. Исходные данные

Номер варианта	№ 12
Коды операций	ОСТАНОВ БПВ1 (СЧАК→РОН) ВЫЧИТАНИЕ УМНОЖЕНИЕ СЛОЖЕНИЕ ПО МОДУЛЮ 2 УПСЧ
Режимы адресации	Прямой регистровый Относительный с базированием и индексированием Автодекремент
Адресность команд	1,2
Ширина выборки из ОЗУ	2 байта
Объем ОЗУ	1Мб
Количество РОН	16
Тип устройства управления ЦУУ БМУ	УАЖЛ УАПЛ
Критерий проектирования	Минимальное количество оборудования
Разрядность данных	2 байта

2. Техническое задание

2.1. Наименование работы

Курсовой проект по предмету «Организация ЭВМ, комплексов и систем».

2.2. Наименование разрабатываемого изделия

Процессор с ограниченным набором команд.

2.3. Заказчик и исполнитель

2.3.1. Заказчик: кафедра ВТ МИРЭА;

2.3.2. Исполнитель: студент группы ВТ-2-99, Смирнов Глеб Олегович.

2.4. Технические требования

2.4.1. Состав процессора;

2.4.1.1. ОЗУ емкостью 1Мб.

Адресуемая область ОЗУ

00000h

7FFFFh

Адресуемая память в ОЗУ – 2¹⁹-1 16-битных слов.

(Т.е. ОЗУ – [00000h– 7FFFFh].

Для адресуемой памяти в ОЗУ – 1 Мб (524288 двухбайтовых ячеек).

Числа хранятся в формате с фиксированной точкой в дополнительном коде.

2.4.1.2. АЛУ. Блочно-универсальное: блок арифметических операций сложения, умножения и сложение по модулю 2 в дополнительных кодах для целых чисел с ФТ;

2.4.1.3. РОН. Шестнадцать регистров общего назначения.

2.4.1.4. Счетчик адреса команд – СЧАК;

2.4.1.5. Регистр команд;

2.4.1.6. Комбинационные схемы.

2.4.2. Форматы команд;

	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
Ф1	КОП				A1				A2				A3
	A4
Ф2	КОП			ПА	A1				A2

2.4.3. Система счисления: двоичная форма представления чисел с фиксированной точкой в дополнительном коде;

2.4.4. Система команд и правила их выполнения

2.4.4.1. Останов.

Ф2	0	1	2	3
	КОП			ПА

КОП – код операции

2.4.4.2. БПВ1 СЧАК→РОН.Использует прямую регистровую адресацию.

Ф2	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
	КОП			ПА	R1				R2

КОП – код операции

ПА – признак адресации (0)

R1 – адрес РОН, в который загружается адрес возврата.

R2 – адрес РОН, в котором находиться адрес начала подпрограммы.

2.4.4.3. Вычитание.Использует прямую регистровую и автодекрементную адресацию;

Ф2	0	1	2	3	4	5	6	7
	КОП			ПА	R1

КОП – код операции

ПА – признак адресации (1)

R1 – адрес РОН, в котором находиться адрес операнда

2.4.4.4. Умножение.Использует прямую регистровую и относительную с базированием и индексированием адресацию;

Ф1	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
	КОП				R1				R2				R3
	D

КОП – код операции

R1 – адрес РОН, в котором находиться базовая константа адреса перехода

R2 – адрес РОН, в котором находиться значение индекса первого операнда

R3 – адрес РОН, в котором находиться значение индекса второго операнда

D – смещение относительно базовой константы и индекса адреса перехода

2.4.4.5. Сложение модулю 2.Использует прямую регистровую и автодекрементную адресацию;

Ф2	0	1	2	3	4	5	6	7
	КОП			ПА	R1

КОП – код операции

ПА – признак адресации (1)

R1 – адрес РОН, в котором находиться адрес операнда

2.4.4.6. УП по счетчику. Использует прямую регистровую адресацию;

Ф2	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
	КОП			ПА	R1				R2

КОП – код операции

ПА – признак адресации (0)

R1 – адрес РОН, где организуется счётчик

R2 – адрес РОН, в котором находиться адрес перехода

№	Операция	Формат	Код	ПА	Описание
1	Останов	Ф2	000	--	Останов
2	БПВ1 СЧАК→РОН	Ф2	001	0	РОН[R1] :=СчАК+k; СчАК:=R2
3	Вычитание	Ф2	010	1	Акк := ОЗУ[РОН[R1] - ОЗУ[РОН[R1-i]]
4	Умножение	Ф1	011	--	Акк := ОЗУ[РОН[R1][R2].D] * ОЗУ[РОН[R1][R3].D]
5	Сложение по модулю 2	Ф2	100	1	Акк := ОЗУ[РОН[R1]] OЗУ[РОН[R1-i]]
6	УПСЧ	Ф2	101	0	РОН[R1] := РОН[R1] -1 IF РОН[R1] == 0 THEN СчАК:= ОЗУ[РОН[R2]]; ELSE СЧАК := СЧАК +k;

2.4.5. Тип АЛУ - блочное АЛУ (для арифметических операций – универсальное, для логических операций – логические элементы);

2.4.6. Ширина выборки 2 байта;

2.4.7. Емкость ОЗУ – 1 Мб, количество РОН – 16;

2.4.8. Тип УА для организации УУ. Используется автомат с программируемой логикой (УАПЛ) для ЦУУ и автомат с жесткой логикой для БМУ.

2.4.9. Критерий проектирования. Максимальное быстродействие;