Лабораторная работа №3
.pdf
|
Принципиальная |
схема |
четырехразрядного |
параллельного |
||||||
регистра, выполненного на D-триггерах, представлена на рис. 8.2. |
||||||||||
|
|
|
|
Q0 |
|
Q1 |
|
|
Q2 |
Q3 |
S |
|
|
|
|
|
|
|
|
|
|
|
|
S TT |
Q |
|
S TT |
Q |
S TT |
Q |
S |
TT Q |
|
|
D |
Q |
|
D |
Q |
D |
Q |
D |
Q |
|
|
C |
|
C |
C |
C |
||||
|
|
R |
|
|
R |
|
R |
|
R |
|
R |
|
DD1 |
|
|
DD2 |
|
DD3 |
|
DD4 |
|
C |
|
|
|
|
|
|
|
|
|
|
|
D0 |
|
|
D1 |
|
D2 |
|
|
D3 |
|
Рис. 8.2. Принципиальная схема четырехразрядного регистра хранения |
||||||||||
Двоичный код, установленный на входах D0 – D3, записывается в триггеры регистра при положительном перепаде на входе С, и сохраняется в регистре до следующей операции записи. Записанный в регистр код может быть считан с прямых выходов триггеров Q0 – Q3.
После смены сигнала на входе С на ноль (0) триггеры переходят в режим хранения. В это время ко входам D0 – D3, можно подвести следующее число, которое при появлении единичного сигнала на входе С запишется в регистр, заменив в его триггерах предыдущую информацию. Для нормальной работы триггеров регистра необходимо,
чтобы на входах R и S были высокие логические уровни сигналов. Диаграммы напряжений для двух разрядов параллельного регистра хранения приведены на рис.8.3.
C |
|
|
|
t0 |
t1 |
t2 |
t3 |
t
D0
t
D1
t
Q0
t
Q1
t
Рис. 8.3. Диаграммы напряжений для двух разрядов параллельного регистра хранения
Как следует из анализа рис. 8.3 в моменты времени t0– t3 положительным фронтом импульса по входу С информация со входов D0 и D1 записывается на выходы Q0 и Q1 параллельного регистра.
Для обнуления регистра, т.е. сброса предыдущей информации на
вход R подают импульс низкого уровня на время, достаточное для перевода всех триггеров в нулевое состояние. Пока регистр выполняет
свои функции, на установочных входах R и S поддерживается высокий логический потенциал.
8.3. Регистры сдвига
Регистры сдвига предназначены для преобразования информации путем ее сдвига под воздействием импульсов синхронизации по входу С. Регистры сдвига обычно состоят из последовательно соединенных триггеров.
В регистре сдвига вправо первый разряд x1 вводимого числа X подается на вход одного, крайнего слева, разряда регистра Qn и вводится в него при поступлении первого сигнала синхронизации С
(рис. 8.4). С приходом следующего сигнала синхронизации значение x1 с выхода разряда Qn вводится в разряд Qn-1, а в разряд Qn поступает второй разряд x2 числа X. В каждом такте синхронизации производится сдвиг поступающей информации на один разряд вправо. После n сигналов синхронизации весь регистр оказывается заполненным разрядами числа X, и первый разряд x1числа X появится на выходе Q0. Если далее на вход регистра подать последовательность из n сигналов
синхронизации, а на вход разряда Qn |
подать x 0, то из регистра будет |
|||||
выводиться число X через выход Q0 |
и в конце вывода регистр будет |
|||||
освобожден от хранения числа X. |
|
|
|
|
||
|
DDn |
Qn |
DDn 1 |
Qn 1 DD1 |
Q0 |
|
x |
D T |
|
D |
T |
D T |
|
|
С |
|
С |
|
С |
|
С
Рис. 8.4. Реализация регистра сдвига на D-триггерах
Условное графическое обозначение регистра сдвига приведено на рис. 8.5.
D RG Q0
Q1
Q2
С Q3
Рис.8.5. Условное графическое обозначение регистра сдвига
Принципиальная схема четырех разрядного регистра сдвига, выполненного на D триггерах, показана на рис. 8.6.
|
|
|
|
|
Q0 |
|
|
|
Q1 |
|
|
|
|
Q2 |
Q3 |
S |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
S |
TT |
Q |
|
S |
TT |
Q |
|
S |
TT |
Q |
|
S |
TT Q |
|
|
|
|
|
|
|
|
|
|
|
|
|
|||
D |
|
D |
|
Q |
|
D |
|
Q |
|
D |
|
Q |
|
D |
Q |
|
|
C |
|
|
C |
|
|
C |
|
|
C |
||||
|
|
R |
|
|
|
R |
|
|
|
R |
|
|
|
R |
|
R |
|
DD1 |
|
|
DD2 |
|
|
DD3 |
|
|
DD4 |
||||
C |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Рис. 8.6. Принципиальная схема четырехразрядного регистра сдвига |
|||||||||||||||
При отсутствии импульсов на входе С триггеры регистра сохраняют свое состояние, которое может быть считано с выходов регистра Q0 – Q3. Данные с прямого выхода каждого триггера поступают на вход D следующего триггера регистра.
Для нормальной работы триггеров регистра необходимо, чтобы на входах R и S были высокие уровни сигналов. Диаграммы напряжений для трех разрядов регистра сдвига приведены на рис. 8.7.
Как следует из анализа рис. 8.7 импульсы синхронизации, приходящие на тактовый вход С, своим передним фронтом каждый раз устанавливают последующий триггер в состояние, в котором до этого находился предыдущий. При этом D вход первого триггера служит для приема информации в виде последовательного кода. После приема четырех разрядов последовательного кода соответствующий параллельный код может быть получен с выходов Q0 – Q2 триггеров
DD1 DD3.
C
D |
|
|
|
|
|
|
|
|
t |
||
|
|
1 |
0 |
1 |
|
|
|
||||
|
|
|
|
|
|
|
|
|
|
|
|
Q0 |
|
|
|
|
|
|
t |
||||
|
|
|
|
|
|
|
|
1 |
|
|
|
|
|
|
|
|
|
|
|
|
t |
||
Q1 |
|
|
|
|
|
|
|||||
|
|
|
|
|
|
|
|
0 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Q2 |
|
|
|
|
|
|
t |
||||
|
|
|
|
|
|
|
|
1 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
t |
|
|
|
|
|
|
|
|
|
|
|
|
Рис. 8.7. Диаграммы напряжений, поясняющие работу регистра сдвига
8.6.Содержание отчета
8.6.1.Цель работы.
8.6.2.Исследуемые схемы регистров в соответствии со
стандартами.
8.6.3.Экспериментальные материалы в виде таблиц и осциллограмм.
8.6.4.Выводы о проделанной работе.
8.7.Список используемой литературы
8.7.1.Новиков Ю. В. Основы цифровой схемотехники. Базовые элементы и схемы. Методы проектирования. – М.: Мир, 2001. – 379 с.
8.7.2.Браммер Ю. А. Цифровые устройства: учебное пособие для студентов вузов. – М.: Высшая школа, 2004. – 229 с.
8.7.3.Красногорцев И.Л. Основы цифровой техники: руководство по выолнению базовых экспериментов. – Челябинск: ИПЦ «Учебная техника», 2006. – 97с.
8.7.4.Миловзоров О. В. Электроника. – М.: Высшая школа, 2004.
–288 с.